Requested Patent:

JP9017779A

Title:

FORMATION METHOD OF OXIDE FILM FOR ELEMENT ISOLATION OF SEMICONDUCTOR DEVICE :

**Abstracted Patent** 

JP9017779;

Publication Date:

1997-01-17;

inventor(s):

FURUKAWA MASAKI;

Applicant(s):

SONY CORP;

Application Number:

JP19950182092 19950626;

Priority Number(s):

IPC Classification:

H01L21/316; H01L21/76;

Equivalents:

ABSTRACT:

PURPOSE: To obtain a formation method in which respective elements are electrically insulated and isolated surely even when an element isolation region is made fine by a method wherein an ion implantation process in which oxygen lons are implanted into the formation position of an element isolation oxide film is executed before the formation process of the element isolation oxide film.

CONSTITUTION: With a resist pattern 6 left, O2 ions 15 are implanted into the inside of a silicon substrate 1 from an opening part 7 for element isolation. Then, while about the 1800angst depth from the surface of the silicon substrate 1 is used as a reference position, an O2 ion implantation layer is formed about 600angst wide in the upper part and the lower part. Then, a resist 6 is stripped from a siliconitride film 5. After that, the silicon substrate 1 is thermally oxidized in a diffusion furnace. Thereby, the silicon substrate 1 is oxidized selectively. An oxide film (LOCOS) 8 for element isolation is formed by the thermal oxidation of the silicon substrate in the opening part 7 in an oxidation-resistant film.

(19)日本国特許庁(JP)

# (12) 公開特許公報 (A)

(11)特許出謝公開書号

特開平9-17779

(43)公開日 平成9年(1997)1月17日

(51) Int.C1.5		識別配写	庁内整理書母	ΡI		4	技術也示值所
H01L	21/316			HOlL	21/94	A	
	21/76				21/76	M	

### 春査請求 未請求 請求項の数6 FD (全 6 ED)


(21) 出版書号	<del>特惠平</del> 7~182092	(71) 出單人	000002185 ソニー株式会社	
(22) 战盛日	平成7年(1995)6月28日	(72) 発明者	東京都區川区北島川6丁目7名等号	
	•			

#### (54) 【発明の名称】 中等件数置の素子分離用度化験形成力法

### (57)【要約】

【目的】 基板上の各案子間を確実に電気的に絶縁分離 する案子分離能力の高い半導体装置の案子分離用酸化膜 形成方法を提供する。

【構成】 基板1上に耐酸化膜2,3,4,5を形成する耐酸化膜形成工程S1と、上記耐酸化膜2、3、4、5表面上にレジストパターン6を形成するレジスト被覆工程S2と、上記レジストをマスクとして、前記耐酸化膜2、3、4、5をエッチングして素子分離用閉口部7を形成する閉口部形成工程S3と、上記レジストを剥離するレジスト剥離工程S5と、上記閉口部7に無酸化與理により素子分離酸化膜8を形成する素子分離酸化膜形成工程S6と、上記耐酸化膜をエッチングして除去する耐酸化膜除去工程S7とを含む半導体装置の素子分離用酸化膜形成方法において、前記素子分離酸化膜形成工程の前に、この素子分離酸化膜8の形成位置に酸素イオン15を注入するイオン注入工程S4を設けた。



(2)

特開平9-17779

## 【特許請求の範囲】

【請求項1】 基板上に耐酸化膜を形成する耐酸化膜形成工程と、

上記耐酸化膜表面上にレジストパターンを形成するレジスト被覆工程と、

上記レジストをマスクとして、前記耐酸化膜をエッチングして素子分離用閉口部を形成する閉口部形成工程と、 上記レジストを削離するレジスト剥離工程と、

上記財酸化膜をエッチングして除去する耐酸化膜除去工程と、を含む半導体装置の紫子分離用酸化膜形成方法において、

前記素子分離酸化膜形成工程の前に、この素子分離酸化 膜の形成位置に酸素イオンを注入するイオン注入工程を 設けたことを特徴とする半導体装置の素子分離用酸化膜 形成方法。

【請求項2】前記イオン注入工程は前記開口都形成工程後、前記レジスト剥離工程の前に行うことを特徴とする 請求項1に記載の半導体装置の業子分離用酸膜形成方 法。

【請求項3】前記イオン注入工程は前記耐酸化膜形成工程の前に行うことを特徴とする請求項1に記載の半導体設置の素子分離用酸化膜形成方法。

【請求項4】前記イオン注入工程は前記耐酸化膜形成工程の途中で行うことを特徴とする請求項1に記載の半導体装置の業子分離用酸化膜形成方法。

【請求項5】前記イオン注入工程は前記レジスト被覆工程後、前記開口部形成工程の前に行うことを特徴とする 請求項1に記載の半導体装置の業子分配用酸化膜形成方法。

【請求項6】前記イオン注入工程は、栗子分離領域内の 所定領域に散業イオンを注入するためのレジストパター ニングを施した状態で行うことを特徴とする請求項1に 記載の半導体装置の柴子分離用酸化膜形成方法。

#### 【発明の詳細な説明】

#### [0001]

【産業上の利用分野】本発明は、半導体装置の素子分離 用酸化度形成方法に関する。詳しくは、差板上の業子間 分離領域を選択的に熟験化して業子分離用酸化度を形成 する半導体装置の素子分離用酸化度形成方法に係わるも のである。

#### [0002]

【従来の技術】半導体製造プロセスにおいて、シリコン 基板上に並列して形成される複数のトランジスタ等の各 器子間を電気的に絶縁するための案子分離法の一つとし てLOCOS法が用いられている。このLOCOSの形 成方法は、まずシリコン基板(ウエハ)上にシリコン酸 化膜(SiO2膜)等からなる耐酸化膜を形成し、この 耐酸化膜をエッチングして素子分配領域に閉口を形成 し、次にこのシリコン基板を熱酸化して、閉口した素子分離領域のシリコンを酸化して、このシリコン基板の素子分離領域にバルク状の層厚なシリコン酸化膜からなるLOCOSを形成するものである。近年半導体装置が小型化、高密度化し、ウエハ上に形成される各業子のデザインルールが微小化するに伴い、このようなしOCOSによる素子分離領域も微小化する必要が生じてきた。【0003】

【発明が解決しようとする課題】しかしながら、従来の LOCOS形成方法においては、LOCOS形成時の熱 酸化によるLOCOSの種方向への拡がりを抑えるため 処理時間が限られ、充分な厚さのLOCOSが得られな い場合があった。即ち、熱酸化の処理時間を短くしてし OCOS幅の狭い酸化膜を形成した場合、LOCOSの 膜唇の減少とともに膜厚も薄くなっていた。そのため、 LOCOSのシリコン基板への埋込み深さの不足による <del>楽字分離</del>領能力の低下を生じ、パンチスルーを生じるお それがあった。この問題について以下さらに説明する。 【0004】図7は従来のシリコン基板に形成されたし OCOSの要部断面図である。Nシリコン基板50上に 形成された P領域51上に分離すべき栗子のN領域5 4、55が形成される。これら両N領域54、55間に LOCOS酸化膜52が形成され各素子間を分離する。 このLOCOS酸化膜52上にはIC回路形成の必要に 心にポリシリコン配線層53が形成される。この場合、 ポリシリコン配線層53とLOCOS52及びNシリコ ン基板50からなる構造はLOCOS52をゲート酸化 膜とするパラスティックトランジスタを構成する。この ため、配銀にある値以上の電圧がかかると、パラスティ ックトランジスタはON状態になり面側の業子の間が電 気的に導通して素子分解が強れるという問題、即ち分離 すべき両乗子間がリークしてパンチスルー現象を起こす という問題が生じる。これに対処するためにLOCOS 52の膜厚を増大しようと熟験化の処理時間を長くした。 場合、基板内部への埋込み深さが増すとともに、LOC OS52のシリコン基板表面からの突出量が大きくな り、基板表面との段差が増して平坦性が悪くなる。さら にこの場合、横方向へも拡張してLOCOS幅を大きく とり素子形成領域を減少させるという問題を生じる。 【0005】本発明は、上記従来技術の問題点に鑑みな されたものであって、半導体装置のデザインルールの数 小化に伴い、素子分離領域が微糊化しても、各案子間を 確実に電気的に絶縁分離する業子分離能力の高い半導体 装版の素子分離用酸化膜形成方法の提供を目的とする。

【課題を解決するための手段】前記目的を達成するため、本発明では、蒸収上に耐酸化膜を形成する耐酸化膜形成工程と、上記耐酸化膜表面上にレジストパターンを形成するレジスト被覆工程と、上記レジストをマスクとして、前記耐酸化原をエッチングして第子分離用原口部

[0006]

を形成する開口部形成工程と、上記レジストを剥離するレジスト剝離工程と、上記開口部に熟酸化処理により素子分離酸化膜を形成する紫子分離酸化膜形成工程と、上記耐酸化膜をエッチングして除去する耐酸化膜除去工程と、を含む半導体装置の紫子分離用酸化膜形成方法において、前記案子分離酸化膜形成工程の前に、この紫子分離酸化膜の形成位置に酸素イオンを注入するイオン注入工程を設けたことを特徴とする半導体装置の紫子分離用酸化膜形成方法を提供する。好ましい実施例においては、前記イオン注入工程は前記開口部形成工程後、前記レジスト剥離工程の前に行うことを特徴としている。

【0007】別の好ましい実施例においては、前配イオン注入工程は前記耐酸化膜形成工程の前に行うことを特徴としている。

【0008】さらに別の好ましい実施例においては、前記イオン注入工程は前記耐酸化膜形成工程の途中で行うことを特徴としている。

【0009】さらに別の好ましい実施例においては、前 記イオン注入工程は前記レジスト被覆工程後、前配開口 部形成工程の前に行うことを特徴としている。

【0010】さらに別の好ましい実施例においては、前記イオン注入工程は、素子分離領域内の所定領域に散業イオンを注入するためのレジストパターニングを施した状態で行うことを特徴としている。

## [0011]

【作用】紫子分離酸化膜形成工程の前に、紫子分離酸化膜の形成位置に酸素イオンを注入して酸素イオン注入層を形成する。この後、熱酸化処理を行って素子分離酸化膜を形成する。これにより、素子分離酸化膜には基板内部に注入された酸素イオン注入層の酸化による酸化層が加えられて、深さ方向に層が厚くなった紫子分離酸化膜(LOCOS)が形成される。

## [0012]

【実施例】以下図面に基づき本発明の実施例について説 明する。図1は本発明の実施例に係わる半導体装置の栄 子分離用酸化膜形成方法の製造工程を示すフローチャー トであり、図2~図4はこの製造工程の各ステップに対 応した半導体装置のLOCOS形成過程を順番に示す褒 部断面図である。まず、ステップS1で、シリコン基板 上に耐酸化膜を形成する。この耐酸化膜は、後述のLO COS熟酸化時に基板上のLOCOS以外の領域が酸化 されることを防止するためのものである。この耐酸化膜 を形成する工程においては、まず、図2(A)に示すよ うにシリコン基板1表面を酸化してシリコン酸化膜(S 102) 2を約50オングストロームの厚さに形成す る。次に、図2(B)に示すようにシリコン酸化膜2上 にCVDで約480オングストロームの厚さのポリシリ コン膜3を形成し、このポリシリコン膜3表面を酸化し てシリコン酸化膜4を約80オングストロームの厚さに 形成する。さらにこのシリコン較化版4上にCVDでシ リコンナイトライド膜 (SiN) 5を約1000オング ストロームの厚さに形成する。

【0013】続いて、スッテプS2においてシリコンナイトライド限5全面上にレジストを塗布し、案子分離領域用を開口部とするレジストパターン6を形成する(図2(C)参照)。次にスッテプS3において、パターニングされたレジストパターン6をマスクとして、シリコンサイトライド膜5とシリコン酸化膜4及びボリシリコン膜3をシリコン基板1表面から約300オングストロームまで残してエッチングにより除去し素子分離用開口部7を形成する(図2(D)参照)。

【0014】続いて、図3(E)に示すように、レジストパターン6を残した状態で、素子分離用閉口部7から矢印IIで示すようにシリコン基板1内部にO2イオン15を注入する 〈スッテアS4〉。

【0015】このときのイオン注入条件の一例を示せば次のとおりである。

【0016】イオン酸 : O2イオン

エネルギー :約90keV

上記注入条件でO2イオン15をシリコン基板1に注入して、このシリコン基板1表面から約1800オングストロームの深さを基準位置(イオン濃度が最も高くなるような打込み目標位置)としてその上下約600オングストロームの幅にO2イオン注入層が形成されるようにする。なお、この1800オングストロームの深さは、従来の熱酸化のみにによりLOCOSを形成していた場合の熱酸化条件によるLOCOSの深さである。

【0017】ついで、スッテアS5おいてシリコンナイトライド膜5上からレジスト6を剥離する(図3(F)参照)。その後、スッテアS6において拡散炉の中でシリコン基板1を熟酸化する。これによりシリコン基板1が選択的に酸化される。

【0018】このときの熟験化染件を例示すると次のとおりである。

【0019】ガス : H2+O2

温度 : 950℃ 時間 : 115min

上記熟酸化条件で耐酸化膜の開口部7のシリコン基板を 熟酸化することにより素子分離用酸化膜(LOCOS) 8を形成する。この熟酸化条件は、前途のように従来の イオン注入を行わない熟酸化のみによるLOCO形成方 法の場合に基準表面から1800オングストロームの深 さまでLOCOSが形成される条件である。

【0020】このようにして形成した本実施例のLOCOS8を図3(G)に示す、このLOCOS8の深さは 基板1表面から1800オングストローム(点線の位置)までは従来と同じように熱酸化の作用で形成されるが、本実施例では、さらにO2イオンが約600オングストローム下方まで注入されているためこの部分が酸化され上〇COS8の深さは基板1の表面から約240

特別平9-17779

(4)

0オングストロームとなり従来に比べ深くなる。一方、 差板1の上面に突出するLOCOS8の高さは約220 0オングストロームであり、これは熱酸化のみによる従来方法と変らず、平坦性を悪化させることはない。また、この熱酸化によりシリコンナイトライド膜5の表面に酸化膜(SiO2膜)9が形成される。

#### 【0021】続いて、スッテアS7おいて耐酸化膜

(2、3、4、5および9の積層体)をエッチングして除去する。この際、LOCOS8の上面もエッチングされ関厚が減少して基板表面からの突出量は約900オングストロームになる。このようにして基板1にLOCOS8が形成される(図4(H)容照)。このLOCOSの機幅および複数のLOCOSの並列するLOCOS8間の線幅(間隔)はともに約0.6μmである。この後、各LOCOS8の両側に、通常の工程に従ってMOS等のトランジスク案子が形成される。

【0022】図4(I)は上記本実施例のLOCOS8により分離された素子領域の断面図である。この図は前述の従来の図7の断面図に対応するものである。図7の場合と同様に、Nシリコン基板16上に形成されたP領域17上に分離すべき素子のN領域19、20が形成される。これらのN領域19、20間に前述の本実施例のLOCOS8が形成される素子間を分離する。このLOCOS8が形成される素子間を分離する。このLOCOS8が形成される。本実施例においては、LOCOS8が前述の従来例(図7)に比べ基板内に深く形成されるため、各案子間が確実に分離され、従来例のようなリークによるパンチスルーの問題は超こらない。また、基板上への突出高さが増大することはなく、必要な平坦性は確保される。

【0023】次に、本発明の別の実施例について説明する、図5(A)(B)(C)はそれぞれ本発明の第2~第4実施例に係るシリコン基板へのO2イオン注入時期を示す半導体装置の実部断面図である。

【0024】図5(A)は本発明の第2実施例を示す。 上述した第1実施例ではO2イオンの注入を図1のフローチャートにおけるステップS3とステップS5との 同、即ち耐酸化膜に開口部を形成後、レジスト6の割離 前に行うようにしているがこの第2実施例においてはO 2イオン注入をステップS1の前、即ちシリコン基板1 上に耐酸化膜を形成する前に行うようにしている。この 場合、シリコン基板1上に紫子分離領域を閉口部とする レジスト10を被覆し、このレジスト10をマスクとして、シリコン基板1内にO2イオンを注入する。

【0025】図5(B)は本発明の第3実施例を示す。この第3実施例においては、02イオンの注入は、耐酸化膜形成工程であるステップS1の途中、即ち例えばポリシリコン膜3をCVDで形成した後、シリコン酸化膜4を形成する前に行う。この場合、ポリシリコン膜3上に索子分離領域を閉口部とするレジスト11を被糧

し、このレジスト1.1をマスクとして、シリコン酸化膜 2およびポリシリコン膜3を通してシリコン基板1内に O2イオンを注入する。

【0026】図5(C)は本発明の第4実施例を示す。 この第4実施例においては、O2イオン注入は、耐酸化 膜上にレジストパターンを形成するステップ2と耐酸化 膜をエッチングするステップ3との間に行う。即ち、素 子分離領域を閉口部とするレジストパターン6を形成し た後、このレジストパターン6をマスクとして、脳酸 化膜2をエッチングする前にイオン注入を行う。

【0027】図6は、本発明の第5実施例を示す。図6 (A)はこの第5実施例に係るシリコン基板へのO2イオンの注入領域を定めるためのレジストパターン13を被覆した半等体装置の断面図である。図6 (B)はこの第5実施例により形成されたLOCOS8の断面図である。前述の各実施例ではO2イオン注入をシリコン基板1の累子分離領域全体に行っていたが、この第5実施例では図6 (A)に示すように素子分離領域内の所定領域にのみ開口したレジストパターン13を開口内に形成し、このレジストパターン13を閉口内に形成し、このレジストパターン13をマスクとして、この所定領域内にO2イオン15を注入する。これにより、LOCOS8は図6 (B)に示すように、基板1内で局部的に深く形成されることになり、基板内部に向けて突出部21を有するLOCOS22が形成される。

【0028】なお、前記各実施例ではレジストを用いて 02イオン注入領域のパターニングを行っているが、耐 酸化膜が閉口している場合には、この耐酸化膜自体をレ ジストパターンの代りに用いてもよい。

## [0029]

【発明の効果】以上説明したように、本発明に係わる半 導体装置の素子分離用酸化膜形成方法においては、熱酸 化による衆子分離酸化膜形成工程の前に、酸素イオンを 注入して基板内部に酸素イオン注入層を形成した状態で 熱酸化するので、従来と同じ熱酸化条件で形成した場 合、素子分離酸化膜は酸素イオン注入層の分だけ基板内 に深く形成され条子分離能力の向上が図られる。また、 膜幅に対して、深さ方向に膜厚な素子分離酸化膜が形成 できるので、半導体装置のデザインルールの微小化に伴 い、素子分離領域が微小化されても、基板からの突出量 を抑えて平坦性を維持したまま深さ方向への必要な膜障 を確保し確実な案子間分離を図ることができる。さら に、深さ方向に必要とする所定の膜厚となる紫子間分離 酸化膜形成のための熱処理時間を短縮できるので、半導 体装置の歩留りの向上が図られる。また、この場合、熱 処理時間の短縮に伴い基板からの酸化膜突出量が減少し 平坦性が向上してカバレッジが良好になり、特性の優れ た半導体業子が得られる。

#### 【図面の簡単な説明】

【図1】 本発明の第1実施例に保わる半導体装置の素子分離用酸化膜形成方法の製造工程を示すフローチャー

(5)

特別平9-17779

トである。

【図2】 上記実施例に係わる半導体装置の弟子分配用 較化脱形成方法の製造工程の各ステップに対応した半苺 体装置のLOCOS形成過程を順番に示す要部断面図で ある。

【図3】 図2に続く半導体装置のLOCOS形成過程 を順番に示す要部断面図である。


【図4】 図3に続く半導体装置のLOCOS形成過程 を順番に示す要部断面図である。

【図5】 (A) (B) (C) はそれぞれ本発明の第 2、第3、第4実施例に係る酸素イオン注入時期を示す 半導体装置の要部断面図である。


【図6】 本発明の第5の実施例に係わる半導体装置素 子分離用酸化膜形成方法において酸素イオンの注入傾域 を狭くした場合を示す半導体装置の要部断面図である。 【図7】 従来の半導体装置の素子分離用酸化膜形成方 法によりシリコン基板に形成されたLOCOSを説明す る要部断面図である。

#### 【符号の説明】

1:シリコン基板、2:シリコン酸化膜、3:ポリシリ コン膜、4:シリコン酸化膜、5:シリコンナイトライ ド膜、6:レジストパターン、7:開口部、8:LOC OS、9:酸化膜、10:レジスト、11:レジスト、 13: レジストパターン、15: O2イオン。



[図7]



(6)

特開平9-17779

